Rec'd PCT/PTO 17 MAY 2005 10/535206 PCT/JP03/14674

18.11.03

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2002年11月18日

RECEIVED

0 9 JAN 2004

出 願 番 号 Application Number:

特願2002-334072

[JP2002-334072]

WIPO PCT

[ST. 10/C]:

浜松ホトニクス株式会社


出 願 人
Applicant(s):

PRIORITY DOCUMENT
SUBMITTED OR TRANSMITTED IN
COMPLIANCE WITH

RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office 2003年12月18日

今井康



BEST AVAILABLE COPY

【書類名】

特許願

【整理番号】

2002-0745

【提出日】

平成14年11月18日

【あて先】

特許庁長官殿

【国際特許分類】

G01T 1/20

【発明者】

【住所又は居所】 静岡県浜松市市野町1126番地の1 浜松ホトニク

ス株式会社内

【氏名】

鈴木 保博

【発明者】

【住所又は居所】 静岡県浜松市市野町1126番地の1 浜松ホトニク

ス株式会社内

【氏名】

水野 誠一郎

【特許出願人】

【識別番号】 000236436

【氏名又は名称】 浜松ホトニクス株式会社

【代理人】

【識別番号】 100088155

【弁理士】

【氏名又は名称】 長谷川 芳樹

【選任した代理人】

【識別番号】

100089978

【弁理士】

【氏名又は名称】 塩田 辰也

【選任した代理人】

【識別番号】

100092657

【弁理士】

【氏名又は名称】 寺崎 史朗

【選任した代理人】

【識別番号】 100110582

【弁理士】

【氏名又は名称】 柴田 昌聰

【手数料の表示】

【予納台帳番号】 014708

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

700



【書類名】 明細書

【発明の名称】 光検出装置

【特許請求の範囲】

【請求項1】 入射光強度に応じた量の電荷を各々発生するN個(Nは2以上の整数)のフォトダイオードと、

前記N個のフォトダイオードそれぞれに対応して設けられ、各々に対応するフォトダイオードに第1端が接続され、この第1端と第2端との間が電気的に開閉が可能であるN個のスイッチと、

前記N個のスイッチそれぞれの第2端に共通に接続された共通配線と、

前記共通配線に入力端が接続され、この入力端より入力した電荷を蓄積して、 この蓄積した電荷の量に応じた電圧値を出力端より出力する積分回路と、

を備え、

第1基板に前記N個のフォトダイオードが設けられ、

第2基板に前記N個のスイッチ、前記共通配線および前記積分回路が設けられ

前記第1基板と前記第2基板とが互いにバンプ接続されていて、前記フォトダイオードと前記スイッチの第1端とが互いに電気的に接続されており、

前記第2基板において、バンプ接続用のボンディングパッドが設けられた層より下の層に、前記N個のスイッチ、前記共通配線および前記積分回路が設けられている、

ことを特徴とする光検出装置。

【請求項2】 前記第2基板において、バンプ接続用のボンディングパッドが設けられた層より下の層であって、前記ボンディングパッドが設けられた領域内に、前記N個のスイッチ、前記共通配線および前記積分回路が設けられている、ことを特徴とする請求項1記載の光検出装置。

【請求項3】 前記N個のフォトダイオードそれぞれから前記積分回路の入力端へ至るまでの電荷移動経路に沿った距離のうちの最大距離が最小となる位置において、前記共通配線に前記積分回路の入力端が接続されている、ことを特徴とする請求項1記載の光検出装置。



【請求項4】 前記第1基板における前記N個のフォトダイオードの配置の ピッチより、前記第1基板と前記第2基板との間のバンプ接続におけるバンプの 配置のピッチが短い、ことを特徴とする請求項1記載の光検出装置。

【請求項5】 前記N個のフォトダイオード、前記N個のスイッチ、前記共通配線および前記積分回路を1組として、これらをM組(Mは2以上の整数)備え、

これらM組それぞれについて、

第1基板に前記N個のフォトダイオードが設けられ、

第2基板に前記N個のスイッチ、前記共通配線および前記積分回路が設けられ

前記第1基板と前記第2基板とが互いにバンプ接続されていて、前記フォトダイオードと前記スイッチの第1端とが互いに電気的に接続されており、

前記第2基板において、バンプ接続用のボンディングパッドが設けられた層より下の層に、前記N個のスイッチ、前記共通配線および前記積分回路が設けられている、

ことを特徴とする請求項1記載の光検出装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、配列された複数のフォトダイオードを含む光検出装置に関するものである。

[0002]

【従来の技術】

光検出装置は、1次元状または2次元状に配列された複数のフォトダイオードと、アンプおよび容量素子を含む積分回路とを備えた装置であり、また、さらに以降の信号処理回路をも備える場合がある。この光検出装置では、各フォトダイオードへの入射光の強度に応じた量の電荷が該フォトダイオードから出力され、その電荷が容量素子に蓄積され、その蓄積された電荷の量に応じた電圧値が積分回路より出力される。複数のフォトダイオードそれぞれで発生した電荷の量に応



じて積分回路より出力される電圧値に基づいて、複数のフォトダイオードが配列 された受光面へ入射する光が検出される。

[0003]

このような光検出装置として特許文献1に開示されたものが知られている。この特許文献1に開示された光検出装置では、複数のフォトダイオードに対して1つの積分回路が設けられ、また、各フォトダイオードと積分回路の入力端との間にスイッチが設けられている。また、この光検出装置では、第1基板上に複数のフォトダイオードが形成され、第2基板上に積分回路が形成されており、第1基板の端部と第2基板の端部とがワイヤボンディングで接続されている。そして、複数のスイッチそれぞれが順次に閉じることにより、第1基板上の複数のフォトダイオードそれぞれで発生した電荷が順次に第2基板上の積分回路に入力して、その電荷の量に応じた電圧値が順次に積分回路の出力端より出力される。この光検出装置は、画素数の増加や高密度化が可能である。

[0004]

【特許文献1】

特開2001-242253号公報

[0005]

【発明が解決しようとする課題】

しかし、上記の従来の光検出装置では、各フォトダイオードから積分回路の入力端へ至るまでの電荷移動の為の配線の経路は、第1基板上における各フォトダイオードから端部へ至るまでの配線経路と、第1基板の端部から第2基板の端部へ至るまでのボンディングワイヤと、第2基板上における端部から積分回路の入力端へ至るまでの配線経路と、を含むものとなっている。このように配線が長いと、この配線における寄生容量が大きい。それ故、上記の従来の光検出装置では、積分回路から出力される電圧値に含まれる雑音が大きく、正確な光検出をすることができない。

[0006]

本発明は、上記問題点を解消する為になされたものであり、画素数の増加や高密度化が可能であって正確な光検出をすることができる光検出装置を提供するこ



とを目的とする。

[0007]

【課題を解決するための手段】

本発明に係る光検出装置は、(1) 入射光強度に応じた量の電荷を各々発生する N個 (Nは2以上の整数) のフォトダイオードと、(2) N個のフォトダイオード それぞれに対応して設けられ、各々に対応するフォトダイオードに第1端が接続され、この第1端と第2端との間が電気的に開閉が可能であるN個のスイッチと、(3) N個のスイッチそれぞれの第2端に共通に接続された共通配線と、(4) 共通配線に入力端が接続され、この入力端より入力した電荷を蓄積して、この蓄積した電荷の量に応じた電圧値を出力端より出力する積分回路と、を備えることを特徴とする。さらに、本発明に係る光検出装置は、(a) 第1基板にN個のフォトダイオードが設けられ、(b) 第2基板にN個のスイッチ、共通配線および積分回路が設けられ、(c) 第1基板と第2基板とが互いにバンプ接続されていて、フォトダイオードとスイッチの第1端とが互いに電気的に接続されており、(d) 第2基板において、バンプ接続用のボンディングパッドが設けられた層より下の層に、N個のスイッチ、共通配線および積分回路が設けられている、ことを特徴とする。

[0008]

本発明に係る光検出装置では、N個のスイッチそれぞれが順次に閉じ、これにより、N個のフォトダイオードそれぞれから順次に、そのフォトダイオードへの入射光の強度に応じた量の電荷が出力され、その電荷は、フォトダイオードが設けられた第1基板からバンプ接続を経て第2基板へ移動し、第2基板上のスイッチおよび共通配線を経て積分回路の入力端に入力する。そして、第2基板上の積分回路の出力端より、フォトダイオードで発生した電荷の量に応じた電圧値が出力される。このようにして、この光検出装置は、N個のフォトダイオードが配列されている第1基板に入射した光を検出することができる。

[0009]

また、この光検出装置では、フォトダイオードが設けられた第1基板と、共通 配線および積分回路などが設けられた第2基板とは、互いにバンプ接続されてい



る。さらに、第2基板において、バンプ接続用のボンディングパッドが設けられた層より下の層に、共通配線および積分回路などが設けられている。このような構成としたことにより、本発明に係る光検出装置では、各フォトダイオードから積分回路の入力端へ至るまでの電荷移動経路が短くなって、その経路上の配線における寄生容量が小さくなり、それ故、積分回路から出力される電圧値に含まれる雑音が小さく、正確な光検出をすることが可能となる。また、第1基板上には積分回路などの信号処理の為の回路が設けられていないので、画素数の増加や高密度化が可能である。

[0010]

本発明に係る光検出装置は、第2基板において、バンプ接続用のボンディングパッドが設けられた層より下の層であって、ボンディングパッドが設けられた領域内に、N個のスイッチ、共通配線および積分回路が設けられているのが好適である。また、本発明に係る光検出装置は、N個のフォトダイオードそれぞれから積分回路の入力端へ至るまでの電荷移動経路に沿った距離のうちの最大距離が最小となる位置において、共通配線に積分回路の入力端が接続されているのが好適である。これら何れの場合にも、電荷移動経路の更なる短縮、寄生容量の更なる低減、および、積分回路からの出力電圧値に含まれる雑音の更なる低減、が可能となる。

[0011]

本発明に係る光検出装置は、第1基板におけるN個のフォトダイオードの配置のピッチより、第1基板と第2基板との間のバンプ接続におけるバンプの配置のピッチが短いのが好適である。この場合にも、電荷移動経路の更なる短縮、寄生容量の更なる低減、および、積分回路からの出力電圧値に含まれる雑音の更なる低減、が可能となる。また、第1基板より第2基板を小さくすることが容易となり、複数の光検出装置を配列する際に、フォトダイオードが設けられている各々の第1基板を極めて接近させて又は接触させて配列することができる。

[0012]

本発明に係る光検出装置は、N個のフォトダイオード、N個のスイッチ、共通 配線および積分回路を1組として、これらをM組(Mは2以上の整数)備え、さ



らに、これらM組それぞれについて、(a) 第1基板にN個のフォトダイオードが設けられ、(b) 第2基板にN個のスイッチ、共通配線および積分回路が設けられ、(c) 第1基板と第2基板とが互いにバンプ接続されていて、フォトダイオードとスイッチの第1端とが互いに電気的に接続されており、(d) 第2基板において、バンプ接続用のボンディングパッドが設けられた層より下の層に、N個のスイッチ、共通配線および積分回路が設けられているのが好適である。この場合には、第1基板上にM×N個のフォトダイオードが配列されていて、画素数の更なる増加が可能となる。

[0013]

【発明の実施の形態】

以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

[0014]

先ず、本実施形態に係る光検出装置1の回路構成について、図1~図3を用いて説明する。

[0015]

図1は、本実施形態に係る光検出装置1の構成図である。この図に示される光検出装置1は、M組のユニット $U_1 \sim U_M$ を備えている。各ユニット U_m は、互いに同様の構成を有しており、N個のフォトダイオード $PD_{m,1} \sim PD_{m,N}$ 、N個のスイッチ $SW_{m,1} \sim SW_{m,N}$ 、1個の積分回路 10_m 、1個のCDS(Correlated Double Sampling、相関二重サンプリング)回路 20_m および 1個のサンプルアンドホールド回路(以下「ホールド回路」と言う。) 30_m を備えている。ここで、Mは1以上の整数であり、Nは2以上の整数であり、mは1以上M以下の各整数であり、また、以下に現れるnは1以上N以下の各整数である。

[0016]

各フォトダイオード $PD_{m,n}$ は、入射光強度に応じた量の電荷を発生するものである。スイッチ $SW_{m,n}$ は、フォトダイオード $PD_{m,n}$ に対応して設けられており、その第 1 端が該フォトダイオード $PD_{m,n}$ に接続されており、その第 2 端が共通配線 50_m に接続されている。スイッチ $SW_{m,n}$ は、第 1 端と第 2 端との間が





電気的に開閉が可能である。共通配線 50_m は、ユニット U_m に含まれるN個のスイッチ $SW_{m,1}\sim SW_{m,N}$ それぞれの第2端に共通に接続されている。

[0017]

積分回路 10_m は、共通配線 50_m に入力端が接続され、この入力端より入力した電荷を容量素子に蓄積して、この容量素子に蓄積されている電荷の量に応じた電圧値を出力端より出力する。CDS回路 20_m は、積分回路 10_m より出力された電圧値を入力し、その入力した電圧値の一定時間の変動分を表す電圧値を出力する。ホールド回路 30_m は、CDS回路 20_m より出力された電圧値を入力し、その電圧値を一定期間に亘って保持し出力する。


[0018]

図2は、本実施形態に係る光検出装置1に含まれる積分回路10 $_{\rm m}$ の回路図である。この図に示される積分回路10 $_{\rm m}$ は、共通配線50 $_{\rm m}$ に接続された入力端と出力端との間に並列にアンプA,容量素子CおよびスイッチSWを有している。スイッチSWが閉じることにより、容量素子Cが放電されて、積分回路10 $_{\rm m}$ の出力端より出力される電圧値が初期化される。一方、スイッチSWが開いているときには、共通配線50 $_{\rm m}$ を経て入力端に入力した電荷が容量素子Cに蓄積され、この容量素子Cに蓄積されている電荷の量に応じた電圧値が出力端より出力される。

[0019]

図3は、本実施形態に係る光検出装置1に含まれるユニット U_m および制御回路40の構成図である。制御回路40は、光検出装置1の全体の動作を制御するものであり、光検出装置1において1つのみ設けられていればよい。具体的には、制御回路40は、各ユニット U_m に含まれるN個のスイッチ $SW_{m,1} \sim SW_{m,N}$ それぞれを順次に閉じて、N個のフォトダイオード $PD_{m,1} \sim PD_{m,N}$ それぞれを順次に積分回路 10_m の入力端に電気的に接続させる。制御回路40は、積分回路 10_m に含まれるスイッチSWの開閉を制御して、積分回路 10_m における初期化および積分動作のタイミングを制御する。また、制御回路40は、CDS回路 20_m およびホールド回路 30_m それぞれの動作のタイミングをも制御する。

[0020]



[0021]


第1基板100に光が入射すると、各ユニット U_m において、閉じているスイッチ $SW_{m,n}$ に対応するフォトダイオード $PD_{m,n}$ から、そのフォトダイオード $PD_{m,n}$ への入射光の強度に応じた量の電荷が出力され、その電荷は、第1基板100からバンプ接続を経て第2基板200へ移動し、第2基板200上のスイッチ $SW_{m,n}$ および共通配線50mを経て積分回路10mの入力端に入力する。そして、第2基板200上の積分回路10mの出力端より、フォトダイオード $PD_{m,n}$ で発生した電荷の量に応じた電圧値が出力される。さらに、第2基板200上のCDS回路20mより、積分回路10mより出力された電圧値の一定時間の変動分を表す電圧値が出力され、第2基板200上のホールド回路30mにより、CDS回路20mより出力された電圧値が一定期間に亘って保持され出力される。各ユニット U_m において、N個のスイッチ $SW_{m,1}$ ~ $SW_{m,N}$ $SW_{m,N}$ SW

[0022]

次に、本実施形態に係る光検出装置1における第1基板100と第2基板200との間の配置関係および電気的接続について、図4~図7を用いて詳細に説明する。

[0023]

図4は、本実施形態に係る光検出装置1における第1基板100および第2基板200の配置関係を示す斜視図である。本実施形態に係る光検出装置1では、 第1基板100と第2基板200とが互いにバンプ接続されていて、第1基板1



[0024]


図5は、本実施形態に係る光検出装置1における第1基板100および第2基板200の断面の1例を示す図である。なお、この図において、左右方向に基本パターンが繰り返されて示されているので、以下では1つの基本パターンについてのみ説明する。

[0025]

第1基板100は、n型半導体基板の第1面(図で上側の面)上に、該n型基板とともにpn接合を形成してフォトダイオードPDを構成するp+領域111 と、アイソレーション領域としてのn+領域112とが形成されている。また、第1基板100は、n型半導体基板の第2面(図で下側の面)上に、ボンディングパッド124とオーミック接続を形成するn+型不純物層121と、表面を保護するための絶縁性の保護層122と、保護層122を貫通してn+型不純物層121と電気的に接続されるボンディングパッド124とが形成されている。さらに、第1基板100は、第1面と第2面との間を貫通する貫通孔が設けられ、その貫通孔に貫通電極131が設けられている。そして、第1基板100の第1面側においてp+領域111と貫通電極131と電気的に接続する金属配線113が絶縁膜114上に形成され、また、第2面側において貫通電極131と電気的に接続されたボンディングパッド123が形成されている。

[0026]





[0027]


また、第1基板100の第1面の側には、シンチレータ510および遮蔽材520が配置されている。シンチレータ510は、第1基板100のp+領域111の上方に設けられ、X線等のエネルギ線が入射することによりシンチレーション光を発生するものである。遮蔽版520は、第1基板100のn+領域112の上方に設けられ、X線等のエネルギ線の透過を阻止するとともに、シンチレータ510を固定するものである。

[0028]

この図5に示される構成では、X線等のエネルギ線がシンチレータ510に入射すると、そのシンチレータ510よりシンチレーション光が発生する。さらに、そのシンチレーション光が第1基板100のp+領域111に入射すると、pn接合部において電荷が発生する。その電荷は、金属配線113、貫通電極131、ボンディングパッド123、バンプ423および第2基板200のボンディングパッド223を経て、第2基板200上に形成されているスイッチSWを経て積分回路10の入力端に入力する。積分回路10のスイッチSWが開いていれば、入力端に入力した電荷は容量素子Cに蓄積される。そして、積分回路10の出力端より、容量素子Cに蓄積されている電荷の量に応じた電圧値が出力される

[0029]

図6は、本実施形態に係る光検出装置1における第1基板100および第2基板200の断面の他の例を示す図である。なお、この図においても、左右方向に



[0030]

第1基板100は、n型半導体基板の第1面(図で上側の面)上に、電荷再結合を防止するためのn+型アキュムレーション層151と、表面を保護するための絶縁性の保護層152とが形成されている。第1基板100は、n型半導体基板の第2面(図で下側の面)上に、該n型基板とともにpn接合を形成してフォトダイオードPDを構成するp+領域161が形成され、アイソレーション領域としてのn+領域162が形成され、これらの上に保護層163が形成されている。また、第1基板100の第2面には、p+領域161と電気的に接続されたボンディングパッド164と、n+領域162と電気的に接続されたボンディングパッド165とが形成されている。

[0031]

第2基板200は、半導体基板の第1面(図で上側の面)上に、スイッチSWの第1端と電気的に接続されたボンディングパッド264およびボンディングパッド265が形成されている。そして、第1基板100のボンディングパッド164と、第2基板200のボンディングパッド264とは、バンプ464により互いに接続されている。第1基板100のボンディングパッド165と、第2基板200のボンディングパッド265とは、バンプ465により互いに接続されている。第1基板100と第2基板200との間の間隙は樹脂により充填されている。第1基板100と第2基板200との間の間隙は樹脂により充填されている。

[0032]

また、第1基板100の第1面の側には、シンチレータ510および遮蔽材520が配置されている。シンチレータ510は、第1基板100のp+領域161の上方に設けられ、X線等のエネルギ線が入射することによりシンチレーション光を発生するものである。遮蔽版520は、第1基板100のn+領域162の上方に設けられ、X線等のエネルギ線の透過を阻止するとともに、シンチレータ510を固定するものである。また、第1基板100は、p+領域161が形成された部分において、第1面側が研削されて、厚みが薄くされている。



この図6に示される構成では、X線等のエネルギ線がシンチレータ510に入射すると、そのシンチレータ510よりシンチレーション光が発生する。さらに、そのシンチレーション光が第1基板100を透過してp+領域161に入射すると、pn接合部において電荷が発生する。その電荷は、ボンディングパッド164、バンプ464および第2基板200のボンディングパッド264を経て、第2基板200上に形成されているスイッチSWを経て積分回路10の入力端に入力する。積分回路10のスイッチSWが開いていれば、入力端に入力した電荷は容量素子Cに蓄積される。そして、積分回路10の出力端より、容量素子Cに蓄積されている電荷の量に応じた電圧値が出力される。

[0034]

図7は、本実施形態に係る光検出装置1における第1基板100および第2基板200の断面の更に他の1例を示す図である。この図に示された断面構造は、図5に示された断面構造と略同様であるが、第1基板100におけるフォトダイオードの配置のピッチより、第1基板100と第2基板200との間のバンプ接続におけるバンプ423の配置のピッチが短い点が相違している。また、このような構成とするために、第1基板100におけるフォトダイオードの配置のピッチが狭くなっている。また、第1基板100の第2面側に形成されたボンディングパッド223の配置のピッチが狭くなっている。また、第1基板100の第2面側に形成されたボンディングパッド123は、貫通電極131との接続位置からバンプ423との接続位置まで、必要に応じて長くなっている。なお、この図では、ボンディングパッド124、ボンディングパッド224およびバンプ424が示されていないが、これらについても同様である。また、図6に示された断面構造においても、第1基板100におけるフォトダイオードの配置のピッチより、第1基板100と第2基板200との間のバンプ接続におけるバンプ464,465の配置のピッチが短くなっていてもよい。

[0035]

次に、本実施形態に係る光検出装置1における第2基板200の断面構造について、図8および図9を用いて詳細に説明する。



図 8 は、本実施形態に係る光検出装置 1 における第 2 基板 2 0 0 の階層構造の説明図である。同図(a)は、バンプ接続用のボンディングパッド 2 9 0(図 5 および図 7 におけるボンディングパッド 2 2 3,2 2 4、図 6 におけるボンディングパッド 2 6 4,2 6 5)が設けられた層における、これらボンディングパッド 2 9 0 の配置を模式的に示す。同図(b)は、各ユニット U_m に含まれる N 個のスイッチ $SW_{m,1} \sim SW_{m,N}$ 、積分回路 10_m 、CDS回路 20_m 、ホールド回路 30_m および制御回路 40 それぞれの半導体層およびゲート層の形成領域の配置を模式的に示す。また、同図(a),(b)において、領域 F は、第 2 基板 20 0 の面に対して垂直に第 2 基板 20 0 を含む最小矩形領域を示す。


[0037]

この図に示されるように、第2基板200において、バンプ接続用のボンディングパッド290が設けられた層より下の層に、各ユニット U_m に含まれるN個のスイッチ $SW_{m,1}\sim SW_{m,N}$ 、共通配線 50_m 、積分回路 10_m 、CDS回路20mおよびホールド回路 30_m が形成されており、また、図示していないが、制御回路40も形成されているのが好適である。また、これらが領域F内に形成されているのが好適である。さらに、各ユニット U_m について、N個のフォトダイオード $PD_{m,n}$ それぞれから積分回路 10_m の入力端へ至るまでの電荷移動経路に沿った距離を $L_{m,n}$ としたとき、距離 $L_{m,1}\sim L_{m,N}$ のうちの最大距離が最小となる位置において、共通配線 50_m に積分回路 10_m の入力端が接続されているのが好適である。

[0038]

図9は、本実施形態に係る光検出装置1における第2基板200の断面図である。この図に模式的に示されるように、第2基板200には、下(基板側)から上へ向かって順に、半導体層270、ゲート層281、絶縁層282、第1金属配線層283、絶縁層284、第2金属配線層285、絶縁層286およびボンディングパッド290が設けられている。

[0039]



[0040]


このように、本実施形態に係る光検出装置 1 では、バンプ接続用のボンディングパッド 290 が設けられた層より下の層に、各ユニット U_m に含まれる N 個のスイッチ $SW_{m,1}\sim SW_{m,N}$ 、共通配線 50_m 、積分回路 10_m 、CDS 回路 20_m 、ホールド回路 30_m および制御回路 40 も形成されている。

[0041]

このように構成される本実施形態に係る光検出装置1では、第2基板200の小型化が容易になるとともに、各フォトダイオード $PD_{m,n}$ から積分回路 10_{m} の入力端へ至るまでの電荷移動経路が短くなって、その経路上の配線における寄生容量が小さくなり、それ故、積分回路 10_{m} から出力される電圧値に含まれる雑音が小さく、正確な光検出をすることが可能となる。

[0042]





で、最適な製造プロセスを採用することができるので、この点でも好ましい。

[0043]

さらに、従来の技術の欄で挙げた特許文献1に開示された発明と比較すると、本実施形態に係る光検出装置1は下記のような利点をも有する。すなわち、特許文献1に開示された発明では、第1基板と第2基板とがワイヤボンディングで接続されることから、第1基板上にシンチレータを配列する際に、ワイヤボンディングの為のパッドの上方には、シンチレータを配置することができず、或いは、シンチレータを配置したとしても該シンチレータの形状を他とは異なるものとしなければならない。このことから、特許文献1に開示された発明では、複数の光検出素子を並列配置したときに各々の第1基板上の複数のフォトダイオードは一様なピッチでは配列され得ず、或いは、1つの光検出素子においても第1基板上の複数のフォトダイオードは一様な感度では光を検出し得ない。これに対して、本実施形態に係る光検出装置1では、第1基板と第2基板とがバンプ接続されていて、第1基板より第2基板を小さくすることができるので、このような問題が生じない。


[0044]

本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、第1基板100および第2基板200それぞれの断面構造は、図5~図7および図9それぞれに示されたものに限定されない。また、第2基板200上には、更に他の回路(例えば、ホールド回路30 $_{
m m}$ からの出力電圧値をA/D変換するA/D変換回路など)が設けられていてもよい。

[0045]

【発明の効果】

以上、詳細に説明したとおり、本発明に係る光検出装置では、フォトダイオードが設けられた第1基板と、共通配線および積分回路などが設けられた第2基板



【図面の簡単な説明】

【図1】

本実施形態に係る光検出装置1の構成図である。

【図2】

本実施形態に係る光検出装置1に含まれる積分回路10mの回路図である。

【図3】

本実施形態に係る光検出装置1に含まれるユニットUmおよび制御回路40の 構成図である。

図4】

本実施形態に係る光検出装置1における第1基板100および第2基板200 の配置関係を示す斜視図である。

【図5】

本実施形態に係る光検出装置1における第1基板100および第2基板200 の断面の1例を示す図である。

【図6】


本実施形態に係る光検出装置1における第1基板100および第2基板200 の断面の他の例を示す図である。

【図7】

本実施形態に係る光検出装置1における第1基板100および第2基板200 の断面の更に他の1例を示す図である。

【図8】





【図9】

本実施形態に係る光検出装置1における第2基板200の断面図である。

【符号の説明】


1 ···光検出装置、10 ···積分回路、20 ···CDS回路、30 ···ホールド回路、40 ···制御回路、50 ···共通配線、100 ···第1基板、200 ···第2基板、A···アンプ、C···容量素子、PD···フォトダイオード、SW···スイッチ。



【書類名】

図面


【図1】



. 7




【図2】







【図3】



【図4】




【図5】







【図6】







【図7】













【要約】

【課題】 画素数の増加や高密度化が可能であって正確な光検出をすることができる光検出装置を提供する。

【解決手段】 閉じているスイッチ $SW_{m,n}$ に対応するフォトダイオード $PD_{m,n}$ から、そのフォトダイオード $PD_{m,n}$ への入射光の強度に応じた量の電荷が出力され、その電荷は、第1基板100からバンプ接続を経て第2基板200へ移動し、第2基板200上のスイッチ $SW_{m,n}$ および共通配線50mを経て積分回路10mの入力端に入力する。そして、第2基板200上の積分回路10mの出力端より、フォトダイオード $PD_{m,n}$ で発生した電荷の量に応じた電圧値が出力される。第2基板200において、バンプ接続用のボンディングパッドが設けられた層より下の層に、スイッチ $SW_{m,n}$ 、共通配線50m および積分回路10m などが形成されている。

【選択図】 図3

特願2002-334072

出願人履歴情報

識別番号

[000236436]

1. 変更年月日 [変更理由]

发更埋田」 住 所 氏 名 1990年 8月10日

新規登録

静岡県浜松市市野町1126番地の1

浜松ホトニクス株式会社